This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the

Image Problem Mailbox.

06-224426

~ .º

Aug. 12, 1994

L7: 1 of 1

SEMICONDUCTOR DEVICE

INVENTOR: TOSHIHIKO UNO, et al. (1)

ASSIGNEE: MATSUSHITA ELECTRON CORP

APPL NO: 05-10556

DATE FILED: Jan. 26, 1993 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E1628

ABS VOL NO: Vol. 18, No. 590 ABS PUB DATE: Nov. 10, 1994

INT-CL: H01L 29/784

ABSTRACT:

PURPOSE:To provide a high breakdown strength horizontal insulating gate type bipolar transistor capable of increasing an AD resistance while maintaining a breakdown voltage between drain and source.

CONSTITUTION:A extension drain region 12 and high concentration source regions 16 of a second conductivity type are formed on the surface of a semiconductor substrate 11 of a first conductivity type. A high concentration drain region 13 of the second conductivity type is formed on the surface of the extension drain region 12, and high concentration drain adjacent regions 14 of the first conductivity type are electrically connected to the high concentration drain region 13 and are formed so as to surround the high concentration drain region 13, and a top region 15 of the first conductivity type is electrically connected to the semiconductor substrate 11 and is formed so as to surround the drain adjacent regions 14. The distance X1 between the top region 15 and the drain adjacent regions 14 is set to, for example, 10.mu.m which is a predetermined distance by which a resistance Value between the top region 15 and the drain adjacent regions 14 is

PUBLICATION NUMBER PUBLICATION DATE

06224426 12-08-94

APPLICATION DATE

APPLICATION NUMBER

26-01-93

05010556

APPLICANT : MATSUSHITA ELECTRON CORP;


INVENTOR : YAMANISHI YUJI;

INT.CL.

H01L 29/784

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To provide a high breakdown strength horizontal insulating gate type bipolar transistor capable of increasing an AD resistance while maintaining a breakdown voltage between drain and source.

CONSTITUTION: A extension drain region 12 and high concentration source regions 16 of a second conductivity type are formed on the surface of a semiconductor substrate 11 of a first conductivity type. A high concentration drain region 13 of the second conductivity type is formed on the surface of the extension drain region 12, and high concentration drain adjacent regions 14 of the first conductivity type are electrically connected to the high concentration drain region 13 and are formed so as to surround the high concentration drain region 13, and a top region 15 of the first conductivity type is electrically connected to the semiconductor substrate 11 and is formed so as to surround the drain adjacent regions 14. The distance X1 between the top region 15 and the drain adjacent regions 14 is set to, for example, 10μm which is a predetermined distance by which a resistance value between the top region 15 and the drain adjacent regions 14 is increased higher COPYRIGHT: (C) JPO

Patent: JP406224426A

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-224426

(43)公開日 平成6年(1994)8月12日

(51) Int.Cl.⁵

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/784

9054 - 4M

H01L 29/78

301 J

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

特顯平5-10556

(22)出願日

平成5年(1993)1月26日

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 宇野 利彦

大阪府門真市大字門真1006番地 松下電子

工業株式会社内

(72)発明者 山西 雄司

大阪府門真市大字門真1006番地 松下電子

工業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 ドレイン-ソース間の降伏電圧を維持しAD 耐量を増大させることができる高耐圧横型絶縁ゲート型 バイポーラトランジスタを提供する。

【構成】 第1導電型の半導体基板11の表面部には、 第2導電型の延長ドレイン領域12と、第2導電型の高 濃度ソース領域16とが形成されている。延長ドレイン 領域12の表面部には、第2導電型の高濃度ドレイン領 域13が形成され、酸高濃度ドレイン領域13を取り囲 むように第1導電型の高濃度のドレイン隣接領域14が 高濃度ドレイン領域13と電気的に接続されて形成さ れ、ドレイン隣接領域14を取り囲むように第1導電型 の頂上領域15が半導体基板11と電気的に接続されて 形成されている。頂上領域15とドレイン隣接領域14 との間隔X1は頂上領域15とドレイン隣接領域14と の間の抵抗値を所定値よりも増大させる所定距離である 例えば10μmに設定されている。



- 10 L-1GBT (半導体装置)

- 高級度ドレイン領域
- 15 頂上領域
- 16 高額度ソース領域

(2)

特開平6-224426

【特許請求の範囲】

【開求項1】 第1導電型の半導体基板と、該半導体基板の表面部に形成された第2導電型の延長ドレイン領域と、該延長ドレイン領域の表面部に形成された第2導電型の高濃度ドレイン領域と、上配半導体基板の表面部における上配延長ドレイン領域と、上配延長ドレイン領域と高濃度ソース領域と、上配延長ドレイン領域と高濃度ソース領域との間の部位に形成され且つ上配半導体基板と電気的に接続された第1導電型の頂上領域と、上記延長ドレイン領域の表面部における上配高濃度ドレイン領域と関係と近近に形成され且つ上配高濃度ドレイン領域と関係である部位に形成され且つ上配高濃度ドレイン領域と関係を開発を表現しており、

7

上記頂上領域とドレイン隣接領域との間隔は、上記延長 ドレイン領域における上記頂上領域とドレイン隣接領域 との間の部位の抵抗値を所定値よりも増大させる4 μm 以上の所定距離に設定されていることを特徴とする半導 体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高耐圧機型絶縁ゲート型 パイポーラトランジスタ等の半導体装置に関する。

[0002]

【従来の技術】以下、従来の半導体装置としての高耐圧 機型絶縁ゲート型パイポーラトランジスタ(以降L-I GBTと称する)を図面に基づいて説明する。

【0003】図3は上記従来の半導体装置としてのL-導電型の半導体基板51の表面部には第2導電型の延長 ドレイン領域52が形成され、該延長ドレイン領域52 の表面部には、第2導電型の髙濃度ドレイン領域53が 形成され、該高濃度ドレイン領域53を取り囲むように 第1導電型の高濃度のドレイン隣接領域54が形成され ており、該ドレイン隣接領域54は高濃度ドレイン領域 53と電気的に接続されている。さらに、延長ドレイン 領域52の表面部には高濃度ドレイン領域53及びドレ イン隣接領域54を取り囲むように第1導電型の頂上領 51と電気的に接続されている。また、半導体基板51 の表面部には、第2導電型の高濃度ソース領域56が形 成され、該高濃度ソース領域56の中央部に第1導電型 の高濃度のソース隣接領域57が形成され、高濃度ソー ス領域56を取り囲むように第1導電型の高濃度のチャ ンネルストッパ58が形成されている。そして、半導体 基板51の表面上には、ドレイン隣接領域54から高濃 度ソース領域56に亙るゲート酸化膜60と、高濃度ド レイン領域53及びドレイン隣接領域54と電気的に接

ス領域56及びソース隣接領域57と電気的に接続された断面丁字形のソース電極62とが形成されており、ゲート酸化膜60の内部には延長ドレイン領域52の端部から高濃度ソース領域56の端部に亙って多結晶シリコン膜からなるゲート電極63が形成されており、半導体基板51の表面部のゲート電極63下にチャンネルが形成される。

2

[0004]

域との間の部位に形成され且つ上記半導体基板と電気的 に接続された第1導電型の頂上領域と、上記延長ドレイ 10 来の半導体装置としてのL-IGBTにおいては、図3 ン領域の表面部における上記高濃度ドレイン領域と頂上 領域との間で該高濃度ドレイン領域と隣接する部位に形 成され且つ上記高濃度ドレイン領域と電気的に接続され でるという欠点がある。

【0005】そこで、考慮した結果、頂上領域とドレイン隣接領域との間隔X2を 4μ mに設定するとドレインーソース間の降伏電圧が低下しないことが判明した。

【0006】ところが、インダクタンス負荷の回路に用いた場合に、ゲートオフ時にインダクタンスの逆起電力により、ドレインーソース間に内蔵されるダイオードが 20 降伏し過大な降伏電流がドレインーソース間に流れることによって、高濃度ソース領域下の電圧降下が約0.7 Vに達すると、第2事電型の高濃度ソース領域と第1事電型の半導体基板と第2導電型の延長ドレイン領域とからなるパイポーラトランジスタが動作し、温度上昇を引き起こし熱破壊に至るという課題に直面した。このときのL-IGBTの消費エネルギー量を当該L-IGBTのAD耐量と称する。

[0008]

【課題を解決するための手段】上記の目的を達成するため、本発明は、延長ドレイン領域における頂上領域とドレイン解接領域との間の部位の抵抗値を所定値よりも増大させることにより、第2導電型の高濃度ソース領域と第1導電型の半導体基板と第2導電型の延長ドレイン領域とからなるパイポーラトランジスタの動作を抑制することによってAD耐量を増大させるものである。

域55が形成されており、該頂上領域55は半導体基板 40 【0009】具体的に本発明が静じた解決手段は、L-51と電気的に接続されている。また、半導体基板51 「GBT等の半導体基板の表面部に形成された第2導 電型の高濃度ソース領域56の中央部に第1導電型 電型の延長ドレイン領域と、該延長ドレイン領域の表面部に形成された第2導電型の高濃度ドレイン領域の表面部に形成された第2導電型の高濃度ドレイン領域の表面部における上記延長ドレイン領域の大部に形成された第2導電型の高濃度ソース領域と、上記延長ドレイン領域の大部に形成された第2導電型の高濃度ソース領域と、上記延長ドレイン領域の表面部における上記高濃度ドレイン領域53及びドレイン隣接領域54と電気的に接 に記半導体基板と電気的に接続された第1導電型の頂上統された断面下字形のドレイン電極61と、高濃度ソー 50 領域と、上記延長ドレイン領域の表面部における上記高

(3)

特開平6-224426

濃度ドレイン領域と頂上領域との間で該高濃度ドレイン 領域と隣接する部位に形成され且つ上記高濃度ドレイン 領域と電気的に接続された第1導電型の高濃度のドレイ ン隣接領域とを備えており、上記頂上領域とドレイン隣 接領域との間隔は、上配延長ドレイン領域における上記 頂上領域とドレイン隣接領域との間の部位の抵抗値を所 定値よりも増大させる4μm以上の所定距離に設定され ている構成とするものである。

[0010]

域との間隔は4μm以上の距離に設定されている。この ため、ドレインーソース間の降伏電圧を低下させること なく維持することができる。

【0011】さらに、頂上領域とドレイン隣接領域との 間隔は、延長ドレイン領域における頂上領域とドレイン 隣接領域との間の部位の抵抗値を所定値よりも増大させ る所定距離に設定されている。ここで、上記所定値と は、頂上領域とドレイン隣接領域との間隔が $4 \mu m$ であ る場合の、延長ドレイン領域における頂上領域とドレイ ン隣接領域との間の部位の抵抗値を意味する。

【0012】これにより、例えば、本発明に係る半導体 装置をインダクタンス負荷の回路に用いた場合にゲート オフ時のインダクタンスの逆起電力によりドレインーソ ース間に内蔵されるダイオードが降伏したとしても、延 長ドレイン領域における頂上領域とドレイン隣接領域と の間の部位の抵抗が大きいため、高濃度ソース領域下を 流れる降伏電流は減少し、該降伏電流の減少分は半導体 基板の表面部から裏面部に流れる。

【0013】このように、高濃度ソース領域下を流れる 降伏電流を低減することができるため、高濃度ソース領 30 【0019】以上のように、本実施例に係る半導体装置 域下の電圧降下を低く抑えることができる。

【0014】従って、第2導電型の高濃度ソース領域と 第1導電型の半導体基板と第2導電型の延長ドレイン領 域とからなるパイポーラトランジスタの動作を抑制する ことができるのでAD耐量を増大させることが可能であ

[0015]

【実施例】以下、本発明の一実施例を図面に基づいて説

のL-IGBT10を示す断面図である。図1におい て、第1導電型の半導体基板11の表面部には第2導電 型の延長ドレイン領域12が島状に形成され、族延長ド レイン領域12の表面部には第2導電型の高濃度ドレイ ン領域13が形成され、延長ドレイン領域12の表面部 における高濃度ドレイン領域13と隣接する部位に該高 濃度ドレイン領域13を取り囲むように第1導電型の高 濃度のドレイン隣接領域14が形成されており、該ドレ イン隣接領域14は高濃度ドレイン領域13と電気的に

部には高濃度ドレイン領域13及びドレイン隣接領域1 4を取り囲むように第1導電型の頂上領域15が形成さ れており、該頂上領域15は半導体基板11と電気的に 接続されており、頂上領域15とドレイン隣接領域14 との間隔X1は延長ドレイン領域12における頂上領域 15とドレイン隣接領域14との間の部位の抵抗値を所 定値よりも増大させる $4 \mu m$ 以上の所定距離である例え ば10 μmに設定されている。

【0017】また、半導体基板11の表面部における延 【作用】上記の構成により、頂上領域とドレイン隣接領 10 長ドレイン領域12の外部には第2導電型の高濃度ソー ス領域16が形成され、該高濃度ソース領域16の中央 部には第1導電型の高濃度のソース隣接領域17が形成 され、半導体基板11の表面部における延長ドレイン領 域12の外部において高濃度ソース領域16を取り囲む ように第1導電型の高濃度のチャンネルストッパ18が 形成されている。

> 【0018】そして、半導体基板11の表面上には、ド レイン隣接領域14から高濃度ソース領域16に亙るゲ ート酸化膜20と、高濃度ドレイン領域13及びドレイ 20 ン隣接領域14と電気的に接続された断面丁字形のドレ イン電板21と、高濃度ソース領域16及びソース隣接 領域17と電気的に接続された断面T字形のソース電極 22とが形成されており、ゲート酸化膜20の内部には 延長ドレイン領域12の端部から高濃度ソース領域16 の端部に亙って多結晶シリコン膜からなるゲート電極2 3が形成されており、半導体基板11の表面部のゲート 電極23下にチャンネルが形成される。ここで、ソース 隣接領域17は当該チャンネルの基板パイアス効果を抑 制するために形成されている。

としてのL-IGBT10においては、頂上領域15と ドレイン隣接領域14との間隔X1は10μmに設定さ れているため、ドレイン-ソース間の降伏電圧を低下さ せることなく維持することができる。

【0020】さらに、頂上領域15とドレイン隣接領域 14との間隔X1が 10μ mに設定されていることによ り、延長ドレイン領域12における頂上領域15とドレ イン隣接領域14との間の部位の抵抗値が所定値よりも 増大する。ここで、上記所定値とは、頂上領域15とド $[0\ 0\ 1\ 6]$ 図1は上記実施例に係る半導体装置として 40 レイン隣接領域 $1\ 4$ との間隔 $X\ 1$ が4 μm である場合 の、延長ドレイン領域12における頂上領域15とドレ イン隣接領域14との間の部位の抵抗値を意味する。

【0021】これにより、例えば、L-IGBT10を インダクタンス負荷の回路に用いた場合にゲートオフ時 のインダクタンスの逆起電力によりドレインーソース間 に内蔵されるダイオードが降伏したとしても、延長ドレ イン領域12における頂上領域15とドレイン隣接領域 14との間の部位の抵抗が大きいため、高濃度ソース領 域16下を流れる降伏電流は減少し、該降伏電流の減少 接続されている。さらに、延長ドレイン領域12の表面 50 分は半導体基板11の表面部から裏面部に流れる。

(4)

特開平6-224426

[0022] このように、高濃度ソース領域16下を流 れる降伏電流を低減することができるため、高濃度ソー ス領域16下の電圧降下を低く抑えることができる。

5

【0023】従って、第2導電型の高濃度ソース領域1 6と第1導電型の半導体基板11と第2導電型の延長ド レイン領域12とからなるパイポーラトランジスタの動 作を抑制することができるのでAD耐量を増大させるこ とが可能である。

【0024】図2は、半導体装置のAD耐量と、頂上領 示しており、ここでは、 $X 1 = 4 \mu m$ の場合の半導体装 匿の単位面積当たりのAD耐量の値を1としている。図 2に示すように、本実施例に係る半導体装置 (X1=1 $0 \mu m$) によると $X 1 = 4 \mu m$ の場合に比較して単位面 **積当たりのAD耐量の値を1.7倍にすることが可能で** ある。

[0025]

【発明の効果】以上説明したように、本発明に係る半導 体装置によると、頂上領域とドレイン隣接領域との間隔 が4μm以上の距離に設定されているため、ドレイン- 20 11 半導体基板 ソース間の降伏電圧を低下させることなく維持すること ができる。さらに、頂上領域とドレイン隣接領域との間 隔が延長ドレイン領域における頂上領域とドレイン隣接 領域との間の部位の抵抗値を所定値よりも増大させる所 定距離に設定されているため、ドレインーソース間に内

蔵されるダイオードが降伏したとしても高濃度ソース領 域下を流れる降伏電流が低減され高濃度ソース領域下の 電圧降下を低く抑えることができる。このため、第2導 電型の高濃度ソース領域と第1導電型の半導体基板と第 2 導電型の延長ドレイン領域とからなるパイポーラトラ ンジスタの動作を抑制することができるのでAD耐量を 増大させることができる。

6

【0026】従って、本発明によるとドレインーソース 間の降伏電圧を維持しAD耐量を増大させることがで 域 1 5 とドレイン隣接領域 1 4 との間隔 X 1 との関係を 10 き、半導体装置の過熱を防止し熱破壊から半導体装置を 保護することが可能である。

【図面の簡単な説明】


【図1】本発明の一実施例に係る半導体装置を示す断面 図である。

【図2】半導体装置のAD耐量と、頂上領域とドレイン 隣接領域との間隔との関係を示す図である。


【図3】従来の半導体装置を示す断面図である。 【符号の説明】

- 10 L-IGBT (半導体装置)
- 12 延長ドレイン領域
- 13 高濃度ドレイン領域
- 14 ドレイン隣接領域
- 15 頂上領域
- 16 高濃度ソース領域

[図1]



[図2]




- 10 L-IGBT (半導体装置)
- 11 半線体基質
- 12 延長ドレイン領域
- 13 高環度ドレイン領域
- 14 ドレイン臍接衝域
- 15 頂上領域
- 16 高線度ソース頻敏

Patent: JP406224426A

(5)

特開平6-224426

[図3]



--187---